⑩ 日本国特 許 庁 (JP)

⑪特許出願公開

@ 公 開 特 許 公 報 (A) 平1-94672

@Int_Cl_4

識別記号

庁内整理番号

❸公開 平成1年(1989)4月13日

H 01 L 29/78

3 2 1 S-8422-5F

審査請求 未請求 発明の数 1 (全10頁)

公発明の名称 縦形MOSFET

到特 頤 昭62-251448

愛出 願 昭62(1987)10月7日

⑩発 明 者 富 永

保 神奈川県横浜市神奈川区宝町2番地 日産自動車株式会社

内

⑪出 願 人 日産自動車株式会社

神奈川県横浜市神奈川区宝町2番地

砂代 理 人 弁理士 三好 保男 外1名

明 細 書

1. 発明の名称

収形MOSFET

2. 特許請求の範囲

ドレインとして作用する第1導電形置と、

数第1導電形層内に形成された第2導電形のウェルと、

該ウェル内に形成された別1導電形のソース領域と、

該ソース領域と前記第1項電形層との間の前記 ウェル上にゲート絶縁娘を介して設けられ当該ウェルにチャネルを誘起させるゲート領板と、

前記ソース領域を貫通して前記ウェルに達する 講が穿設され少なくとも前記ウェルに対しては前 記消内に形成された高融点金属からなるコンタク ト部を介して当該ウェルおよび前記ソース領域に 接続されたソース電板と

を有することを特徴とする規形MOSFET。 3. 発明の詳細な説明

(発明の目的)

(産業上の利用分野)

この発明は、例えば取力用スイッチング素子等として使用される破形MOSFETに関する。 (従来の伎術)

観形MOSFETの割1の従来的としては、第10回の値)~値に示すようなものがある(IE³
Transaction on Electron Device V
ol ED-31. 私12 DEC. 1984
DP1693~1700「Optimum Design
of Power MOSFET's」)。

第10回の個~他中、31は高額度のN・基板であり、N・基板31上には実質的にドレインとして作用する低額度のN形ペース関32がエピタキシャル成長法により形成されている。N形ペース解32の表面側には、Pウェル33内にN・ソース領域34が形成されている。また、N・ソース領域34な形成されている。また、N・ソース領域34な形成されている。また、N・ソース領域34な形成されている。また、N・ソース領域34とN形ペーストの33の表面圏にチャネル33日には、Pウェル33の表面圏にチャネル33日にはるが、

ゲート観化袋35を介して形成されている。

37はPSGからなる中間絶縁収、38はA Q 関で形成されたソース電板であり、ソース電板38は、ソース・Pウェル共通コンタクト孔39によりN・ソース領域34およびPウェル33に共通に接続されている。また、N・基板31の臨面には図示省略のドレイン電板が設けられている。

上述のように構成された収形MOSFETは、ゲート電極36部分およびソース・Pウェル共通コンタクト孔39部分からなる単位体がセルと称され、このセルの所変圏数が並列接続されて構成されている。そして耐圧が例えば100V程度以下のものでは、オン低抗の大部分がこのセルの個なによって決められており、セルサイズを紹小してセル密度を高めると、オン抵抗のに減、云い換えれば相失の低減が図られる。

しかしながら、 第1の従来例にあっては、 N・ソース領域3 4 形成のためのN・拡散の感に P ウェル3 3 のコンタクト部3 3 D を表面に残すため

のフォトリソグラフィエ程と、ソース・P ウェル 共通コンタクト 孔 3 9 開 孔の際のフォトリソグラフィエ程 との 2 度のフォトリソグラフィエ程 を必要 とし、コンタクト 邸のパターンには、各フォトリソグラフィエ 程における マスク合わせに 必要 ではな からない ため 、ソース 3 3 はな 3 4 および P ウェル 3 3 とのコンタクト 邸の 面 格 が 大きくなり、 セルサイス を 脳 小 し し い 密 度 を 高 めることが 難 しい という 同類 点があった。

次いで、第11回には取形MOSFETの第2の従来例を示す(実動附56-162395号)。なお、第11回において前記第10回における部材および即位と同一ないし均等のものは、前記と同一符号を以って示してある。

この 世来 例で は、 P ウェル 3 3 および N・ ソース 領域 3 4 が 多 結晶 シリ コン から なる ゲート 電板 3 6 を マスク とした 2 頃 拡散 により 形成されて、 前記第 1 の 従来 例におけるよう 5 N・ソース 領域 3 4 形成の際に、 P ウェル 3 3 のコンタクト 却を

表面に残すためのフォトリソグラフィエ程が省略されてセル密度の向上が図られている。そしてれ、中間絶縁以37にコンタクト孔41が開発のアルクによっクとしたKOH等のアよりではなった。クルスでは、サースでは、34をはされている。クルのソースではない、サースではない。クルのリースには、アースでは、アース

ところで、シリコン等の半導体にとってアクセプタ 不転物となる A & 材質で形成されたソース 治版とドナー不義物の導入拡散により形成された N・ソース領域との間でコンタクト抵抗の小さいコンタクト部を形成するためには、比較的大きな面積でコンタクト部を形成することが望まれる。

しかしながら、第2の従来例にあっては、A 2 り買で形成されたソース管性 4 3 と拡散 深さが 1 ~1.5 4 m の N・ソース新版 3 4 とが V 字器 4

特閒平1-94672(3)

2の類料面の部分で、ほぼその財き方向にコンタクトをとる構造となっていたため、ALソース電極43とN・ソース領域34との接触面積が少なくなってコンタクト抵抗が増し、この部分でオン低抗が上昇してしまうという問題点があった。 (発明が解決しようとする問題点)

. . .

第1の健来例では、N・ソース領域形成のためのN・ 拡放の際に、Pウェルのコンタクト 部を表面に残すためのフォトリソグラフィエ程とソース・Pウェル共通コンタクト孔の際孔の際のフォトリソグラフィエ程との2度のフォトリソグラフィエ程との2度のフォトリソグラフィエ程におけるマスク合わせにフォトリソグラフィエ程におけるマスク合わせにフォトリソグラフィエ程におけるマスク合わせにシストリソグラフィエ程における5年のため、コロでなりたの面積が大きくなり、セルサイズを超いしてセル密度を高め、オン低流の低減を図ることが難しいという問題点があった。

また、第2の提来例では、N・ソース領域形成の際に、Pウェルのコンタクト部を表面に残すためのフォトリソグラフィエ程が省略されてセル密

度の向上が図られているが、AL材質で形成されたソース電板と扱い拡散課さのN・ソース領域と がV字隣の傾斜面の部分で、ほぼその厚さ方向にコンタクトをとる構造となっていたため、ALY ース電板とN・ソース領域との接触面積が少なくなってコンタクト抵抗が増し、この部分でオン なってコンタクト抵抗が増し、この部分でオン 流が上昇してしまうという間外点があった。

この発明は、このような従来の周頭点に着目してなされたもので、セルサイズを紹介してセル密度を高め、またソース電板とソース領域およウェルとのコンタクト抵抗を低下させてオン抵抗を低減させることのできる収形MOSFETを提供することを目的とする。

〔発明の構成〕

(問題点を解決するための手段)

この発明は上記問題点を解決するために、ドレインとして作用する第1等電形層と、 該第1等電形図内に形成された第2等電形のウェルと、 該ウェル内に形成された第1等電形のソース領域と、 該ソース領域と向記第1等電形層との間の前記つ

エル上にゲート 絶縁観を介して設けられ当該ウェルに チャネルを誘起させるゲート 遺極と、前記 ジャース 領域を 段逸して 前記ウェルに 達する 満が穿設され少なく とも前記ウェルに対して は前記 満内に 形成された 齊融 点金属 からなる コンタクト 郎を介して 当該ウェルおよび前記ソース領域に 接続された ソース 団 慢とを有することを 要旨とする。

ソース 電極とソース領域およびウェルとのコンタクト部に、ソース領域を貫通してウェルに選する講が穿設され、ソース領域形成のための第1 導電形不純物の拡散の際に、ウェルのコンタクト部を表面に残すためのフォトリソグラフィエ程が省略されてセル密度が高められる。

また、少なくとも第2場電形のウェルに対しては高融点金属をコンタクトさせてオーミック性接触としているので、接触面積が小さくなる第1場電形のソース領域に対してはウェル側と同様の高融点金属または接触電位差の小さい材質を選択してコンタクトさせることができ、ソース領域およ

びウェルの両者とソース電極とのコンタクト低抗 が低下される。

(実施例)

以下、この発明の実施別を図面に基づいて説明する。

第1回ないし第4回は、この発明の第1実績例 を示す回である。

まず、 取形MOSFETの 構成を説明すると、第1 図中、 1 は 高 類度の N・ 昼板であり、 N・ 昼板 1 上に は実践的にドレインとして作用する 低 環 の 第1 専電 形 層 としての N 形ペース 層 2 の 表面 劇には、 Pウェル 3 が 形成されている。 V ドペース 層 2 の 表面 劇には、 Pウェル 3 が 形成されている。

また、 N・ソース領域 4 と N 形 ベース 20 2 と の 間に おける P ウェル 3 上に は、 P ウェル 3 の 表面 窓に チャネル 3 a を ほ 足さ せるための 多 枯 品 シリコンから なる ゲート 密 板 6 が、 ゲート 絶 検 設 と してのゲート 酸 化 契 5 を 介 し て 形 成 さ れ て いる。

特閒平1-94672(4)

7はPSGからなる中間絶縁酸であり、中間絶 縁段7には、コンタクト孔8が開孔され、この中 **悶絶縁脱7をマスクとした反応性イオンエッチン** グ等の異方性エッチングによりN・ソース領域4 を負換してPウェル3に達する断面面形の溝9が 穿殺されている。そして第9内には、その底部に おけるPウェル3の部分に高速点金属であるタン グステン(W) 1 1 が 1 μ m 程度の厚さに堆積さ れ、このタングステン11上にN૧多桔昼シリコ ン12が埋込まれている。A貝膜で形成されたソ ース電板13は、N° 多粘悶シリコン12に比較 的広い面積でコンタクトがとられ、ソース電極 1 3 は、N°ソース領域4に対し、そのN°多特品 シリコン12を介して接続され、Pウェル3に対 しては、N°多結品シリコン12およびタングス テン11を介して接続されている。また、Nº 基 板1の裏面には、図示省略のドレイン電極が設け られている.

次いで製造工程の一例を第2回の(a)~(e) を用いて説明することにより、その構成をさらに 詳述する。なお、以下の説明において、 (a) ~ (e) の各項目記月は、第2図の (a) ~ (e) のそれぞれに対応する。

(b) 中間絶縁似7をマスクとした反応性イオンエッチングによる異方性エッチングを利用してい、ソース策域4を貫通してPウェル3に達する新面函形の限9を穿設する。

(c) ハロゲン化タングステンの週元反応の下 地依存性を利用して満9の変郎、即5 P ウェル3

の部分に選択的に金属タングステン11を1μm 程度の厚さに堆積する。

(d) 第3回の(a) ~ (c) に示すように、CVD法により全面にN・多結晶シリコン12を堆積し、次いで、その表面にフォトレジスト 限14を途布して平坦化したのち、多結品シリコンとフォトレジストとがほぼ同じエッチングレートになる反応ガスを用いて異方性の反応性イオンエッチングを行ない、 漢9 内のタングステン11上にN・多結晶シリコン12を埋込む。

(e) A L 関を蒸着したのち、そのパターニングを行なって、N° 多結晶シリコン 1 2 に比較的広い面景でコンタクトするソース電板 1 3 を形成する。

次に、第4図の(a)、(b)を用いて上述のように構成された睫形MOSFETの作用を説明する。

ソース電板13とN・ソース領域4およびPウェル3とのコンタクト部に、N・ソース領域4を 母通してPウェル3に達する消9が穿設され、こ の 溝 9 の 壁面で コンタ クトをとる 構造 とされているので、 N・ソース 領域 4 形成の ための N・ 転 放の際に、 前記 第 1 0 図の 従来 例のように、 P ウェル 3 の コンタ クト 部を表面に 段 サ ための フォトリソグラフィエ 程 が 省 略 されて、 セル 密 度 が 高 められる・

一方、満り内に埋込んだN・多結局シリコン12を、そのままPウェル3に接触させると整流接触となるので不具合が生じる。このため、Pウェ

ル3には高融点金風であるタングステン11を接触させてオーミック接触として低低抗化が図られている。金風であるタングステン11とN・多結晶シリコン12との接触では、 第4図(a)に示すようにパリアハイト omの pp 理が生じるがN・多結晶シリコン12のN形不純物濃度を高くすることにより pp 型の厚さは十分に減くなり、トンネル効果によってオーミック接触となる。

1

そして、Ag嬰で形成されたソース電極13は、N・多階品シリコン12に比較的広い面積で接触させることにより低低抗化が図られている。したがって、ソース電極13は、N・ソース領域4に対しては、Ag13-N・多結品シリコン12-N・ソース領域4の経路で低低抗とされ、またPウェル3に対しては、Ag13-N・多結品シリコン12-タングステン11-Pウェル3のオーミック性の経路で低低抗とされている。

而して、前述のセルサイズの格小によるセル密度の向上と、ソース電帳13とN・ソース領域4 およびPウェル3とのコンタクト抵抗の低下によ りオン低抗が低減されている。

そして、N・延板1下面のドレイン電板に所変 如の正電圧が加えられ、ゲート電板6に関数電圧 以上のゲート電圧が加えられると、チャネル3a が導通し、オン抵抗の低減によりドレイン電極か らソース電極13に十分大なる電流が流れて大間 流出力特性が切られる。

また、Pウェル3からソース電镀13までの低低が下げられているので、環形MOSFET内に容生的に形成されているNPNバイボーラトランジスタのベース低抗が低減され高温時にPウェル3の機方向の拡り低抗がかのベース低抗が上昇しても当該バイボーラトランジスタがオン状態に転じることが防止されて2次降伏に至る耐量が向上される。

次いで、第5回には、この発明の第2変施例を示す。なお、第5回および後述の第6回符において前記第1回における部材および部位と同一ないし均等のものは、前記と同一符号を以って示し、 重複した説明を省略する。

この実施例は、N・ソース領域4に接触させるN・多結品シリコンを、溝9内への埋込みとせず緑いN・多結品シリコン路15とし、このN・多結品シリコン路15の上にA & 膜のソース電極13を形成したものである。

この実施例によれば、A L 級で形成されたソース電低 1 3 を、一層広い而積で N・多結晶シリコン 1 5 に接触させることができるので、当該両者間のコンタクト低抗を一層低低抗とすることができる。

セルサイズの縮小によるセル密度の向上作用等 は、前記第1実施例のものとほぼ同様である。

期6 図ないし謂9 図には、この発明の第3 実成 図を示す。この実施例は、清楽説のためのマスク 形成の際におけるフォトリソグラフィエ殴も省略 してセルサイズの一層の超小を図り、セル密度を 一層高めるようにしたものである。

この実施例の破形MOSFETの構成を説明すると、第6図中、16はシリコン弦化膜(SiaN4)であり、多結晶シリコンからなるゲート電

低 6 は、このシリコン窓化以16をマスクとしたエッチングにより所要形状に形成されている。17はシリコン酸化製のサイドウオールであり、ゲート 電極 6 の端面に対し自己整合的に形成されている。N・ソース 領域 4 を貫通して P ウェル3 に達する 断面 雨形の 薄 9 は、シリコン窓化製 1 6 および サイドウオール 1 7 をマスクとした 異方性エッチングにより 変設されている。

そして、 満 9 内に タングステン 1 8 が埋込まれ、 A よ 扱で 形成された ソース 電極 1 3 は、 この 埋込 みタングステン 1 8 を介して N・ソース 領域 4 お よび P ウェル 3 に共通に接続されている。

次いで、製造工程の一例を第7回の(a)~ (9)を用いて説明することにより、その構成を さらに訴述する。

(a) N形ペース 層 2 の 表面に、 無酸 化により ゲート 酸 化 類 5 となる シリコン 酸 化 楔 を 所 要 の 厚さに 形 板 し、 このシリコン 酸 化 楔 上に 班 預 した 多 店 品 シリコンを、 シリコン 寛 化 與 1 6 を マ スクにして エッチング し、ゲート 環 性 6 を 形成 する。

. 1

(b) ゲート電板6をマスクとした2里位故によりPウェル3およびN・ソース前域4を形成する。

(c) 第8図の(a) ~ (c) に示すように、全面に C V D 法によりシリコン酸 化限を堆積したのち、反応性イオンエッチングを用いた異を全面では サイオンエッチング して ゲート電極 6 の 関本に サイドウオール 1 7 を形成する。ゲート電極 6 を傾成する 2 V D 法により 堆積するシリコン酸化 限の厚さを 0 . 6 を 0 . 7 μm とすると、サイドウオール 1 7 の 機 を 6 の 質面に対し自己整合的に形成される。

(d) ゲート電板6上のシリコン翼化限16とシリコン酸化限のサイドウオール17をマスクとした異方性エッチングによりN・ソース領域4を 段通してPウェル3に達する減9を穿設する。

(e) 溝9の下地であるシリコンに対し、ハロ ゲン化タングステンの選元反応によりタングステ ンを選択的に成長させ、埋込みタングステン18を形成する。

(↑) C V D 法により中間絶縁 関 7 となる P S G を全面に 堆積し、 フォトリソグラフィ 法によりコンタクト孔 1 9 を開孔する。 P S G による 中間 総縁 以 7 は、 その下地の絶縁 関 がゲート 電極 6 の上 部端面 2 1 の部分で 誇くなり、ゲート・ソース 間耐圧が低下するのを防止するために 行なわれる。

(9) A L 収を蔑答したのち、そのパターニングを行なって、埋込みタングステン 1 8 にコンタクトするソース電優 1 3 を形成する。

次いで、第9回の(a)、(b)を用いて上述のように構成された収形MOSFETの作用を訳明する。

N・ソース領域4形成のためのN・拡散の際に、Pウェル3のコンタクト部を表面に残すためのフォトリソグラフィエ程が省略されることは、前記第1実施例の場合と同様である。

そして、この実施例では、満9 穿設のためのマ スクが、ゲート電極6 の端面に対して自己整合的

に形成されたシリコン酸化膜のサイドウォール 1 7とゲート電極6上のシリコン窒化膜16とをマ スクとした異方性エッチングにより行なわれる。 したがって満9字段のためのマスクを形成するフ ォトリソグラフィエ程も省略されるので、このた めのマスク合わせ余裕分が不要となり、ソース領 域 4 のコンタクト面とゲート 電板 6 の端面間の距 戦を短縮することができてセルサイズが一層格小 され、セル密度が一層高められる。第9回の(a) 、(b)は、このセルサイズの絡小効果を示した もので、第9図(a)に示すこの実施例のものは、 牌り合うゲート徴帳6周士間の距離し1、即ちコ ンタクト領域の幅は例えば 6 μ m 程度になるのに 対し第9図(b)に示す比較例のものにおけるこ れに対応した距離し4 は9 4 m程度であり、この 実態例のものはセルサイズが大幅に超小されてい る。因みに、新9図(a)中のL2 = 5 μm、L s = 3 μ m 程度であるのに対し、第9図(b)中 の L s = 6 μ m 、 L a = 3 μ m 程度である。なお、 新9図(b)中の22は奇生NPNトランジスタ

を示している。

また、この実施例では接触面積が比較的小さくなる N*ソース 領域 4 に対しても高融点金銭である タングステン 1 8 を接触させ、トンネル効果によってオーミック接触としている。

而して、セルサイズの一層の紹小によるセル密 度の向上と、ソース電板13とN・ソース領域4 およびPウェル3とのコンタクト抵抗の低下によ りオン抵抗が一層低減されている。

さらに、この実施例では、ゲート 宏传6の下方に入り込んでいる P ウェル3 の端部から N・ソース前以4のコンタクト面(実質的に埋込み R 後の位置)までの距離が前述のように短縮されているため、寄生 N P N バイポーラトランジスタ 2 2 のペース 販売が一段小さくなり、2 次降伏 N 団 が一般 西められる。

なお、上述の各実施例ではNチャネルの取形M OSFETについて説明したが、Pチャネルのものにも適用できる。また、報形MOSFETを構成要素とする半導体接続、例えば電導度変調形M

特閒平1~94672(7)

OSFETにも適用できる。

さらに、少なくともPウェルに接触させる高融 点金属としては、タングステン(W)の他にモリ プデン(Mo)等も適用することができ、またこのような高融点金属とシリコンとの化合物である シリサイドを選用することもできる。

〔発明の効果〕

ţ

極とソース領域およびウェルとのコンタクト抵抗を低下させることができる。したがって前述のセル密度が高められることとも相まってオン抵抗を低減させることができるという利点がある。

4. 図面の簡単な説明

第1回名の第1回名の発明に係る最形的の SFETの第1支護例を示すもので、第1回回路の 第2回回を示すとののを示すまた。 第3回回上と製造工程の一例を示すまた。 第3回回上製造における工程回回、第4回回上の 第3回回上製造における工程回回、第4回回上の 第3回回上製造における工程回回、第4回回上の 第3回回上製造における工程回回。 第3回回上製造における工程回回。 第4回回上のので、第4回回回。 第5回回により、第6回回には 第5回回により、第6回回に 第5回回により、第6回回に 第5回回により、第6回回に 第5回回により、第6回回に 第5回回に 第5回回に 第5回回に 第5回回に 第5回回に 第5回回に 第5回回に 第6回回に 第6回回に 第7回回に 第6回回に 第6回回に 第7回回に 第6回回に

第11回は第2の従来例を示す断面図である。

1:N° 基板、

2: N 形ペース層 (第1 導電形層)、

3:ウェル、

3 a : チャネル、

4: N* ソース領域、

5: ゲート酸化数(ゲート絶縁額)、


6:ゲート電極、 7:中間絶縁膜、

9:流、


1 2 、 1 5 : N * 多桔島シリコン、


13:ソース電極。


代型人 弁理士 三 好 保 男




特開平1-94672(8)











特開平1-94672(9)



承10日(付)

第 9 図 (b)



第11図

401094672 A APR 1989

(54) VERTICAL MOSFET


(11) 1-94672 (A) (11) 1-94672 (A) (43) 13.4.1989 (19) JP (21) Appl. No. 62-251448 (22) 7.10.1987

(1) NISSAN MOTOR CO LTD (72) TAMOTSU TOMINAGA

(51) Int. Cl. H01L29.78

PURPOSE: To increase cell density while reducing the cell dimensions, and to decrease on-resistances while decreasing a contact resistance between a source electrode and a source region and well by punching a groove which reaches the well while extending through the source region at a contact between the source electrode and the source region and well, or like means,

CONSTITUTION: A vertical MOSFET comprises a first conductive type layer 2 acting as a drain; a second conductive type well 3 arranged within the first conductive type layer 2: a first conductive type source region 4 arranged within the well 3; a gate electrode, which will induce a channel 3a for the well 3, arranged on the well 3 located between the source region 4 and the first conductive type layer 2 while interposing a gate insulating film 5; a source electrode 13 which is connected to the well 3 and source region 4 while interposing, at least relative to the well 3, a contact part 11 consisting of a high melting point metal formed within a groove 9, the groove being punched in such a way as to extend through the source region 4. For example, within said groove 9, tungsten 11 is deposited on the bottom thereof, or a P-well 3, while N polycrystalline silicon 12 is buried therein.



22/22/